Аппаратно программные платформы корпоративных информационных систем


     садо мазо госпожа лизать. |          

Аппаратно программные платформы корпоративных информационных систем


Точность прогноза для адресов возврата

Одновременная выдача нескольких команд для выполнения и динамическое планирование
Одновременная выдача нескольких команд для выполнения и динамическое планирование - 2
Одновременная выдача нескольких команд для выполнения и динамическое планирование - 3
Работа суперскалярного конвейера
Работа суперскалярного конвейера - 2
Таблица 51
Таблица 51 - 2
Архитектура машин с длинным командным словом
Архитектура машин с длинным командным словом - 2
Перейти на страницу

- 2
Аппаратные средства поддержки большой степени распараллеливания
Условные команды
Условные команды - 2
Условные команды - 3
Условные команды - 4
Условные команды в современных архитектурах
Выполнение по предположению (speculation)
Выполнение по предположению (speculation) - 2
Выполнение по предположению (speculation) - 3

Выполнение по предположению (speculation) - 4
Выполнение по предположению (speculation) - 5
Расширение устройства ПТ средствами выполнения по предположению
Введение
Организация кэш-памяти
Типовые значения ключевых параметров для кэш-памяти рабочих станций и серверов
Где может размещаться блок в кэш-памяти?
Как найти блок, находящийся в кэш-памяти?
Какой блок кэш-памяти должен быть замещен при промахе?
Сравнение долей промахов для

Что происходит во время записи?
Что происходит во время записи? - 2
Обобщение методов оптимизации кэш-памяти
Увеличение производительности кэш-памяти
Принципы организации основной памяти в современных компьютерах
Общие положения
Общие положения - 2
Общие положения - 3
Временные параметры ДЗУПВ (в последней строке приведены ожидаемые параметры)
Увеличение разрядности основной памяти

Память с расслоением
Использование специфических свойств динамических ЗУПВ
Концепция виртуальной памяти
Страничная организация памяти
Страничная организация памяти - 2
Сегментация памяти
Симметричные мультипроцессорные архитектуры и проблема когерентности кэш-памяти
Типовая архитектура мультипроцессорной системы с общей памятью
Мультипроцессорная когерентность кэш-памяти
Иллюстрация проблемы когерентности кэш-памяти

Иллюстрация проблемы когерентности кэш-памяти - 2
Иллюстрация проблемы когерентности кэш-памяти - 3
Альтернативные протоколы
Альтернативные протоколы - 2
Основы реализации
Основы реализации - 2
Основы реализации - 3
Основы реализации - 4
Примеры протоколов наблюдения
Организация ввода/вывода

Системные и локальные шины
Системные и локальные шины - 2
Системные и локальные шины - 3
Системные и локальные шины - 4
Системные и локальные шины - 5
Основные возможности шин
Стандарты шин
Стандарты шин - 2
Примеры стандартных шин
Основные типы устройств ввода/вывода

Примеры устройств ввода/вывода
Магнитные и магнитооптические диски
Дисковые массивы и уровни RAID
RAID1: Зеркальные диски
RAID 2: матрица с поразрядным расслоением
RAID 3: аппаратное обнаружение ошибок и четность
RAID 4: внутригрупповой параллелизм
RAID 5: четность вращения для распараллеливания записей
RAID 6: Двумерная четность для обеспечения большей надежности
Устройства архивирования информации

Таблица 51
Сравнительные характеристики современных аппаратных платформ
Процессоры с архитектурой 80x86 и Pentium
Процессоры с архитектурой 80x86 и Pentium - 2
Процессоры с архитектурой 80x86 и Pentium - 3
Процессоры с архитектурой 80x86 и Pentium - 4
Процессоры с архитектурой 80x86 и Pentium - 5
Упрощенная блок схема процессора Pentium
Особенности процессоров с архитектурой SPARC компании Sun Microsystems
Особенности процессоров с архитектурой SPARC компании Sun Microsystems - 2

SuperSPARC
HyperSPARC
Набор кристаллов процессора hyperSPARC
Набор кристаллов процессора hyperSPARC - 2
Набор кристаллов процессора hyperSPARC - 3
MicroSPARC-II
Основные критерии разработки Как
Основные критерии разработки Как - 2
Ашё 66 Блок-схема процессора
Кэш-память данных (D-кэш) В процессоре

Кэш-память данных (D-кэш) В процессоре - 2
Ашё67 Типовой процессорный
Ашё67 Типовой процессорный - 2
Ашё67 Типовой процессорный - 3
Ашё67 Типовой процессорный - 4
Ашё67 Типовой процессорный - 5
Ашё 69 Архитектура компьютеров Ultra 1 и Ultra 2
Процессоры PA-RISC компании Hewlett-Packard
PA 7100
Блок-схема процессора PA 7100

Управление командами плавающей точки
Управление командами плавающей точки - 2
Управление командами плавающей точки - 3
Управление командами плавающей точки - 4
Управление командами плавающей точки - 5
Управление командами плавающей точки - 6
PA 7200
PA 7200 - 2
PA-8000
Особенности архитектуры MIPS компании MIPS Technology

Особенности архитектуры MIPS компании MIPS Technology - 2
Блок-схема микропроцессора R10000
Иерархия памяти
Кэш-память данных первого уровня
Кэш-память данных первого уровня - 2
Моделирование работы R10000 на нескольких компонентах пакета SPEC
Кэш-память второго уровня
Кэш-память команд
Обработка команд перехода
Обработка команд перехода - 2

Структура очередей команд
Очередь целочисленных команд
Очередь команд плавающей точки
Адресная очередь
Переименование регистров
Переименование регистров - 2
Упрощенная блок-схема отображения целочисленных команд
Исполнительные устройства
Целочисленные АЛУ
Устройства плавающей точки

Устройство загрузки/записи и TLB
Интерфейс кэш-памяти второго уровня
Системный интерфейс
Построение многопроцессорной системы на базе кластерной шины
Поддержка многопроцессорной организации
Особенности архитектуры Alpha компании DEC
Основные компоненты процессора Alpha 21066
Пример построения системы на базе микропроцессора Alpha 21066
Пример построения системы на базе микропроцессора Alpha 21066 - 2
Блок-схема процессора Alpha 21164

Особенности архитектуры POWER компании IBM и PowerPC компаний Motorola, Apple и IBM
Архитектура POWER
Эволюция архитектуры POWER в направлении архитектуры PowerPC
PowerPC 601
Процессор PowerPC 603
PowerPC 604
Блок-схема процессора Power PC 604
PowerPC 620
Новые возможности операционных систем
Содержание